

Cognome e Nome	
Matricola	
Data	4 Luglio 2007

Prova Scritta di Complementi di Elettronica II


4 Luglio 2007

Sia $V_{DD}=1.8V$ e si assumano i seguenti parametri tecnologici per i MOSFET:

Parametro	n-MOSFET	p-MOSFET
V_{TO}	0.4 [V]	-0.4 [V]
β'	400 [$\mu A/V^2$]	250 [$\mu A/V^2$]
λ	0	0
C_{ox}	13 [fF/ μm^2]	13 [fF/ μm^2]
C_{GS0}	0.7 [fF/ μm]	0.7 [fF/ μm]
C_{j0}	5 [fF/ μm^2]	5 [fF/ μm^2]
L_{MIN}	0.18 [μm]	0.18 [μm]

Se non diversamente specificato si assuma per tutti i transistori $L=L_{MIN}$. Si riportino negli spazi bianchi all'interno del testo l'espressione analitica e, quando richiesto, il valore numerico dei risultati.

In figura si mostra il circuito di pilotaggio di una linea senza perdite, per la quale sono noti i parametri per unità di lunghezza $c=0.2fF/\mu m$ ed $l=4.5pH/\mu m$. La lunghezza della linea vale $L_{en}=8mm$ e la impedenza di carico a valle della linea può essere considerata praticamente infinita. Gli invertitori di pilotaggio sono ottenuti per mezzo di una tecnologia CMOS i cui parametri sono riportati in tabella.



- 1) (6 Punti). Si calcoli il ritardo caratteristico t_{p0} della tecnologia CMOS in esame e la resistenza R_{dr} con cui si può schematizzare l'invertitore a dimensionamento minimo ai fini del pilotaggio della linea. A tal scopo si definisca la R_{dr} come il rapporto fra la tensione V_{DSAT} a cui il transistor $nMOS$ entra in saturazione e la corrente stessa I_{sat} di saturazione.

Nel seguito dell'analisi si può, per semplicità, trascurare nel computo dei ritardi le capacità parassite prodotte sul nodo di uscita dell'invertitore dagli stessi transistori che lo costituiscono.

- 2) (10 Punti). Si dimensiona l'invertitore $B1$ che pilota la linea in modo da minimizzare il *settling time* sull'uscita $O2$, dove il *settling time* è definito come il ritardo fra una transizione del segnale $I1$ e l'istante dopo il quale la tensione al nodo $O2$ si mantiene entro il 5% del suo valore finale. Si determini inoltre il numero ed il dimensionamento degli invertitori che minimizzano il ritardo del circuito. Si calcoli quindi il valore numerico del ritardo complessivo da una transizione di IN all'esaurimento del *settling time* al nodo $O2$.

- 3) (10 Punti) Si supponga che, a causa di imperfezioni nel processo di fabbricazione, i dimensionamenti dei MOSFETs dell'invertitore $B1$ risultino maggiorati del 20% rispetto al valore ottimo determinato al punto precedente, e che, inoltre, le tensioni di soglia di $B1$ siano $V_{Tn}=|V_{Tp}|=0.2V$, anziché il valore nominale di $0.4V$.

Si determini il *settling time* che corrisponde alla versione effettivamente realizzata dell'invertitore $B1$ ed il ritardo complessivo da una transizione di IN all'esaurimento del *settling time* al nodo $O2$.